The authors describe a new high performance self-timed circuit for asynchronous square rooting. The new architecture is based on a modified nonrestoring algorithm. An asynchronous pipelined cellular array without auxiliary system for the identification of exceptions will be demonstrated. The self-timing approach allows the whole performance to be greatly improved with respect to synchronous implementation, causing acceptable area overheads.
Scheda prodotto non validato
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo
Titolo: | High speed self-timed pipelined datapath for square rooting |
Autori: | |
Data di pubblicazione: | 1999 |
Rivista: | |
Handle: | http://hdl.handle.net/20.500.11770/156991 |
Appare nelle tipologie: | 1.1 Articolo in rivista |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.